

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-092424

(43)Date of publication of application : 06.04.2001

(51)Int.Cl.

G09G 3/36
G02F 1/133
G09F 9/00
G09G 3/20

BEST AVAILABLE COPY

(21)Application number : 11-272079

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing : 27.09.1999


(72)Inventor : ISHIYAMA HISANORI

(54) ELECTROOPTICAL DEVICE AND ELECTRONIC EQUIPMENT USING THE DEVICE AND DISPLAY DRIVING IC

(57)Abstract:

PROBLEM TO BE SOLVED: To eliminate gradation difference within a display screen which is driven by a plurality of X driver ICs.

SOLUTION: A liquid crystal device has a display section 28, which has plural X electrodes and plurality of Y electrodes, a master side X driver IC10A, which drives the plural X electrodes, a slave side X driver IC10B and Y driver IC12 which drives the plural Y electrodes. The master IC10A has a display control signal generating section 160, which generates display control signals based on the signals from an external MPU, and an output terminal 182 (an input output terminal 180) which outputs the display control signals. The master IC10A and the slave IC10B respectively have input terminals 130, which receive the display control signals outputted from the master IC10A through external wiring 200.



LEGAL STATUS

[Date of request for examination]

11.07.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(2)

【特許請求の範囲】

【請求項1】 第1の方向に沿って延びる複数のX電極と、これと交差する第2の方向に延びる複数のY電極と、前記複数のX、Y電極により駆動される電気光学素子とを有する表示部と、

前記複数のX電極を駆動するXドライバと、
前記複数のY電極を駆動するYドライバと、
を有し、

前記Xドライバは、前記複数のX電極のうちの一部を駆動するマスターICと、前記複数のX電極のうち他の一部を駆動する少なくとも1個のスレーブICとを有し、

前記マスターICは、外部MPUからの信号に基づいて、表示制御信号を生成する表示制御信号生成部を有し、

前記マスターIC及び前記少なくとも1個のスレーブICは、前記マスターICの前記制御信号生成部から出力される前記表示制御信号を、外部配線を介してそれぞれ入力する入力端子を有することを特徴とする電気光学装置。

【請求項2】 請求項1において、

前記マスターIC及び前記少なくとも1個のスレーブICの各々は、

前記外部MPUからの表示データが書き込まれる表示用メモリと、

前記表示用メモリから読み出されて前記表示部に表示される前記表示データの表示アドレスを指定する表示アドレス回路と、

前記表示用メモリから読み出された前記表示データに基づくデータ信号を前記X電極に供給するドライバと、
を有し、

前記入力端子を介して入力された表示制御信号は、前記表示アドレス回路と前記ドライバとに供給されることを特徴とする電気光学装置。

【請求項3】 請求項1または2において、

前記表示部では、前記マスターIC及び前記少なくとも1個のスレーブICからのパルス幅変調信号に基づいて階調表示され、

前記表示制御信号生成部にて生成される前記表示制御信号は、前記パルス幅変調信号を生成するための階調制御信号を含むことを特徴とする電気光学装置。

【請求項4】 第1の方向に沿って延びる複数のX電極と、これと交差する第2の方向に延びる複数のY電極と、前記複数のX、Y電極により駆動される電気光学素子とを有する表示部と、

前記複数のX電極を駆動するXドライバと、
前記複数のY電極を駆動するYドライバと、
を有し、

前記Xドライバは、前記複数のX電極のうちの一部を駆動するマスターICと、前記複数のX電極のうち他の

2

一部を駆動する少なくとも1個のスレーブICとを有し、

前記マスターICは、

外部MPUからの信号に基づいて、表示制御信号を生成する表示制御信号生成部と、

前記表示制御信号を遅延させる内部遅延回路と、

前記遅延回路を経由する前の前記表示制御信号を出力する出力端子と、

を有し、

前記少なくとも1個のスレーブICは、前記マスターICの前記出力端子から出力された前記表示制御信号を、外部配線を介して入力する入力端子を有することを特徴とする電気光学装置。

【請求項5】 請求項4において、

前記内部遅延回路での信号遅延量を可変としたことを特徴とする電気光学装置。

【請求項6】 請求項1乃至5のいずれかに記載の電気光学装置を有することを特徴とする電子機器。

【請求項7】 複数の電極にデータ信号を供給して電気光学素子を表示駆動する表示駆動ICにおいて、

外部MPUからのアドレスデータ、表示データ及びコマンドが入力されるインターフェース回路と、

前記インターフェース回路からのアドレスデータに基づいてアドレス信号を生成するアドレス回路と、

前記アドレス回路からのアドレス信号に従って、前記インターフェース回路からの表示データが書き込まれる表示用メモリと、

前記インターフェース回路からの信号に基づいて表示制御信号を生成する表示制御信号生成部と、

前記表示制御信号に基づいて、前記表示用メモリから読み出されて前記表示部に表示される前記データの表示アドレスを生成する表示アドレス回路と、

前記表示用メモリから読み出された前記データと、前記出力端子または前記入力端子から入力される前記表示制御信号とに基づいて、前記データ信号を前記複数の電極に供給するドライバと、

マスター、スレーブの一方が選択される選択端子と、
前記表示制御信号生成部からの前記表示制御信号を出力する出力端子と、

外部から前記表示制御信号が入力される入力端子と、
を有し、

前記選択端子によりマスターに設定された場合には、前記表示制御信号生成部がイネーブル状態にされると共に、前記出力端子より前記表示制御信号が出力され、
前記選択端子によりスレーブに設定された場合には、前記表示制御信号生成部がディスイネーブル状態にされることを特徴とする表示駆動IC。

【請求項8】 請求項7において、

前記出力端子に代えて設けられ、前記表示制御信号生成部からの前記表示制御信号を出力する状態と、外部から

(3)

3

前記表示制御信号が入力される状態とに切換可能な入出力端子と、

前記入出力端子及び前記入力端子から入力される前記表示制御信号の一方の論理の遷移状態を選択する信号選択回路と、

をさらに有し、

前記選択端子によりマスターに設定された場合には、前記入出力端子より前記表示制御信号が出力され、

前記選択端子によりスレーブに設定された場合には、前記入出力端子より前記表示制御信号が入力されることを特徴とする表示駆動IC。

【請求項9】 複数の電極にデータ信号を供給して電気光学素子を表示駆動する表示駆動ICにおいて、外部MPUからのアドレスデータ、表示データ及びコマンドが入力されるインターフェース回路と、前記インターフェース回路からのアドレスデータに基づいてアドレス信号を生成するアドレス回路と、前記アドレス回路からのアドレス信号に従って、前記インターフェース回路からの表示データが書き込まれる表示用メモリと、

前記インターフェース回路からの信号に基づいて表示制御信号を生成する表示制御信号生成部と、

前記表示制御信号に基づいて、前記表示用メモリから読み出されて前記表示部に表示される前記データの表示アドレスを生成する表示アドレス回路と、

前記表示用メモリから読み出された前記データと、前記入出力端子または前記入力端子から入力される前記表示制御信号とに基づいて、前記データ信号を前記複数の電極に供給するドライバと、

マスター、スレーブの一方が選択される選択端子と、前記表示制御信号生成部からの前記表示制御信号を出力する出力端子と、

前記表示制御信号回路からの前記表示制御信号を遅延させる内部遅延回路と、

外部から前記表示制御信号が入力される入力端子と、前記内部遅延回路及び前記入力端子からの前記表示制御信号の一方の論理の遷移状態を選択する信号選択回路と、

を有し、

前記選択端子によりマスターに設定された場合には、前記表示制御信号生成部がイネーブル状態にされ、前記表示制御信号生成部にて生成された前記表示制御信号が前記出力端子を介して出力されると共に、前記内部遅延回路に入力され、

前記選択端子によりスレーブに設定された場合には、前記表示制御信号生成部がディスイネーブル状態にされることを特徴とする表示駆動IC。

【請求項10】 請求項9において、

前記出力端子に代えて、前記表示制御信号生成部からの前記表示制御信号を出力する状態と、外部から前記表示

4

制御信号が入力される状態とに切換可能な入出力端子が設けられ、

前記信号選択回路は、前記入出力端子、前記内部遅延回路及び前記入力端子から入力される前記表示制御信号の一方の論理の遷移状態を選択するものであり、

前記選択端子によりマスターに設定された場合には、前記入出力端子より前記表示制御信号が出力され、

前記選択端子によりスレーブに設定された場合には、前記入出力端子より前記表示制御信号が入力されることを特徴とする表示駆動IC。

【請求項11】 請求項8乃至10のいずれかにおいて、

前記信号選択回路は論理積回路を含むことを特徴とする表示駆動IC。

【請求項12】 請求項8乃至11のいずれかにおいて、

前記選択回路は論理和回路を含むことを特徴とする表示駆動IC。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、例えば液晶等の電気光学素子を用いた電気光学装置及びそれを用いた電子機器並びに表示駆動ICに関する。

【0002】

【背景技術】例えば液晶表示装置では、白、黒などの2値表示、あるいは中間調表示を含めた階調表示を行っている。

【0003】ここで、電気光学素子として液晶素子を用い、パッシブまたはアクティブ駆動する場合には、例えば横方向に複数本延びる行電極(Y電極)の1本を選択し、縦方向に延びる複数の列電極(X電極)に同時にデータ信号を供給して、線順次で液晶を駆動している。

【0004】特に、近年では高細精な表示画面を提供するために、X電極の数が増大する傾向にある。

【0005】この場合、X電極の全てを一つの駆動ICにて駆動することが困難となる。なぜなら、ICチップの製造可能な最大サイズ(例えば20~30mm程度)を許容端子ピッチ(例えばCOGの場合で50μm程度)で割った数の本数が、外部端子数の最大値となるからである。

【0006】そこで、例えば図10に示すように、2N本のX電極を有する液晶表示部600を第1の方向で2つにグループ化し、N本のX電極を駆動するXドライバIC610、620を2つ設け、X電極をグループ毎に駆動するようにしている。

【0007】ここで、XドライバIC610、620は、共に図示しないMPU(マイクロプロセッサ ユニット)からのコマンド及びデータに基づいて、それぞれN本のX電極にデータ信号を供給するのである。ただし、表示制御信号についてはIC内で生成している。こ

20

30

40

50

(4)

5

の表示制御信号は一方のXドライバIC610のみで生成すれば足り、このXドライバIC610をマスターと呼び、XドライバIC610からの表示制御信号が配線640を介して入力されるXドライバーIC620をスレーブと呼ぶ。

【0008】また、Yドライバ630に必要な表示制御信号も、配線650を介してマスター側のXドライバIC610より供給される。

【0009】

【発明が解決しようとする課題】図10に示す従来技術によれば、液晶表示部600のうち、XドライバIC610により表示駆動される左半分の画面600Aと、XドライバIC620により表示駆動される右半分の画面600Bとの濃淡に、差が生ずることがあった。すなわち、ノーマリホワイトの駆動では、左半分の画面600Aと比べて、右半分の画面600Bが白っぽく（薄い表示）になっていた。

【0010】そこで、本発明の目的は、ドライバICを複数使用して電極にデータ信号を供給しても、画面内で生ずる濃淡差を低減することができる電気光学装置及びそれを有した電子機器並びに表示駆動用ICを提供することにある。

【0011】

【課題を解決するための手段】本発明の一態様に係る電気光学装置は、第1の方向に沿って延びる複数のX電極と、これと交差する第2の方向に延びる複数のY電極と、前記複数のX、Y電極により駆動される電気光学素子とを有する表示部と、前記複数のX電極を駆動するXドライバと、前記複数のY電極を駆動するYドライバと、を有し、前記Xドライバは、前記複数のX電極のうちの一部を駆動するマスターICと、前記複数のX電極のうち他の一部を駆動する少なくとも1個のスレーブICとを有し、前記マスターICは、外部MPUからの信号に基づいて、表示制御信号を生成する表示制御信号生成部を有し、前記マスターIC及び前記少なくとも1個のスレーブICは、前記マスターICの前記制御信号生成部から出力される前記表示制御信号を、外部配線を介してそれぞれ入力する入力端子を有することを特徴とする。

【0012】上述した従来技術での画面内の濃淡差は、表示制御信号の遅延量が、マスターICとスレーブICとで大きく相違していることに起因する。なぜなら、マスターICでは内部で生成した表示制御信号をそのまま用い、スレーブICでは外部配線を介して表示制御信号が入力されるからである。この表示制御信号の遅延量の相違により、図10に示す左半分の画面600Aと右半分の画面600Bの各表示部の電極に印加される電圧に差が生じ、濃淡差が生じている。

【0013】本発明によれば、マスターIC及び少なくとも1個のスレーブICは、マスターICから供給され

6

る表示制御信号を、外部配線を介して入力している。このため、この外部配線での信号遅延量の差を少なく配線すれば、画面内での濃淡差を低減できる。

【0014】本発明では、前記マスターIC及び前記少なくとも1個のスレーブICの各々は、前記外部MPUからの表示データが書き込まれる表示用メモリと、前記表示用メモリから読み出されて前記表示部に表示される前記表示データの表示アドレスを指定する表示アドレス回路と、前記表示用メモリから読み出された前記表示データに基づくデータ信号を前記X電極に供給するドライバと、を有し、前記入力端子を介して入力された表示制御信号は、前記表示アドレス回路と前記ドライバとに供給されることが好ましい。

【0015】こうすると、表示メモリより表示データを読み出すタイミング、及びドライバにて生成されるデータ信号中のタイミングが、共に表示制御信号のタイミングに依存するが、本発明ではこのタイミング差をマスター、ドライバIC間で少なくすることができる。

【0016】本発明は、表示部にて、前記マスターIC及び前記少なくとも1個のスレーブICからのパルス幅変調信号に基づいて階調表示される場合に特に有効である。この場合、前記表示制御信号生成部にて生成される前記表示制御信号は、前記パルス幅変調信号を生成するための階調制御信号を含むことになる。この階調制御信号のタイミング差をマスター、ドライバIC間で少なくすることで、画面内の濃淡差を低減できる。

【0017】本発明の他の態様は、マスターICにて生成された表示制御信号を内部遅延回路にて遅延させ、一方、スレーブICでは外部配線にて遅延された表示制御信号を用いることで、マスター、スレーブICにて使用される表示制御信号間の遅延差を少なくしている。こうすることでも、画面内での濃淡差を低減することができる。

【0018】このとき、内部遅延回路での遅延量を可変できれば、スレーブICへの外部配線に依存した信号遅延量に併せて調整できる。

【0019】本発明のさらに他の態様では、上述した発明に係る電気光学装置を用いた電子機器を定義している。

【0020】本発明のさらに他の態様では、上述した電気光学装置のXドライバに用いられる表示駆動ICを定義している。

【0021】

【発明の実施の形態】以下、本発明の実施の形態について、図面を参照して説明する。

【0022】（第1の実施の形態）図1～図7は、本発明の第1の実施の形態に係る液晶装置を示している。

【0023】（液晶装置の全体概要）図1は、例えば携帯電話の表示ユニットとしての液晶装置の概略断面図である。図1に示すように、この液晶装置は、液晶表示ド

(5)

7

ライバIC10が搭載された液晶モジュール20と、MPU300が搭載された印刷回路基板30と、液晶モジュール20と印刷回路基板30とを電氣的に接続させるコネクタ例えば導電部と絶縁部とを交互に形成した弾性接続部材(ゼブラゴム)40とで構成される。弾性接続部材40は図1の裏面から表面に向かう方向に長手沿って導電部と絶縁部とが交互に積層されて構成され。この弾性接続部材40の長手方向にて均等に圧力を作用させることで、液晶モジュール20と印刷回路基板30との端子同士が電氣的に接続される。

【0024】液晶モジュール20は、2枚のガラス基板22, 24間に電気光学素子である液晶26を封止して構成される液晶表示部28を有し、一方の基板24に液晶表示ドライバIC10がCOG (Chip On Glass) として搭載される。

【0025】ここで、この第1の実施の形態は本発明をパッシブ駆動型液晶装置に適用したものであり、例えばガラス基板22, 24の対向面には、例えば複数のセグメント電極(X電極)と複数のコモン電極(Y電極)とが互いに交差する方向に形成されている(図2参照)。そして、X, Y電極の各交差部の画素の透過率を、X, Y電極に印加される電圧によって制御することで、液晶表示部28にて画像表示が可能となっている。

【0026】ここで、本発明は必ずしもパッシブ駆動型液晶装置に限らず、MIM(金属-絶縁層-金属)またはTFD(薄膜ダイオード)などの二端子素子、TFT(薄膜トランジスタ)等の三端子素子をアクティブ素子として用いたアクティブ駆動型液晶装置にも同様に適用できる。

【0027】この液晶モジュール20は、図16に示すように携帯電話機500に液晶表示部28が露出するように配置される。携帯電話機500は、液晶表示部28の他、受話部510, 送話部520, 操作部530及びアンテナ540等を有する。そして、MPU300は、アンテナ540にて受信された情報、あるいは操作部530にて操作入力された情報に基づいて、液晶モジュール20にコマンドデータあるいは表示データを送出する。

【0028】(液晶表示ドライバICの構成) 図2は、液晶表示部28と液晶表示ドライバIC10との関係を示している。液晶ドライバIC10として、2つのXドライバIC10A, 10Bと、一つのYドライバIC12とが設けられる。

【0029】2つのXドライバIC10A, 10Bは元々同一のICであるが、外部との配線によって、XドライバIC10AがマスターICとして機能し、XドライバIC10BがスレーブICとして機能する。

【0030】ここで、XドライバIC10Aは図2に示す液晶表示部28の左半分の画面28A内のX電極を駆動するものであり、XドライバIC10Bは右半分の画

8

面28B内のX電極を駆動するものである。2つのXドライバIC10A, 10Bには共に、MPU300からのコマンド及びデータ等が入力される。

【0031】マスターであるXドライバIC10Aは、表示制御信号生成部(詳細は後述する)にて生成される表示制御信号を出力端子182を介して外部配線200に出力する。そして、マスターであるXドライバIC10Aは第1の入力端子130を介して、スレーブであるXドライバIC10Bは第1, 第2の入力端子130, 184を介して、それぞれ表示制御信号が入力される。また、マスターであるXドライバIC10Aは、YドライバIC12のための表示制御信号をも、YドライバIC12に向けて出力するようになっている。

【0032】(XドライバICの詳細な説明) 図3は、XドライバIC10A, 10Bに共通な構成を示している。図3において、XドライバIC10A, 10Bは以下の構成を有する。

【0033】インターフェース回路100には、MPU300からのコマンド(ライト、リードコマンドを含む)及びデータ(表示データ及びアドレスデータを含む)が、端子102, 103を介してシリアルまたはパラレルで入力される。このインターフェース回路100は、コマンドデコーダ、レジスタなどを含むことができる。

【0034】表示用メモリ例えばRAM110は、図2に示す画面28Aまたは28B内の画素数と対応するメモリ素子を少なくとも有している。MPU300からインターフェース回路100, I/Oバッファ112を介して入力される表示データは、MPU300からのライトコマンドに基づき、カラムアドレス回路114, ローアドレス回路116からのアドレスに従ってRAM110に書き込まれる。また、RAM110に書き込まれた表示データをMPU300側に読み出すこともでき、MPU300からのリードコマンドに基づき、カラムアドレス回路114, ローアドレス回路116からのアドレスに従ってRAM110より表示データが読み出される。

【0035】RAM110に書き込まれた表示データに基づいて表示駆動するには、表示アドレス回路118からの1ライン指定のアドレス信号に基づいて、RAM110内の表示データが1ライン分読み出されてドライバIC120に供給される。

【0036】表示アドレス回路118及びドライバIC120での動作上、上述した表示制御信号が必要となる。この表示制御信号としては、図4に示すように、ラッチパルスLP, リセット信号RES, 階調制御信号GCP及び極性反転信号FRなどを挙げることができる。これらの表示制御信号は、後述する通りXドライバIC10Aの表示制御信号生成部160にて生成され、図2に示すように入出力端子180(図6に示す出力端子182)を介

50

(6)

9

して一旦外部に出力された後に、図2に示す配線200、第1の入力端子130を介してXドライバIC10Aに入力される。一方、スレーブとなるXドライバIC10Bでは、配線200及び第1の入力端子130及び入出力端子180（図7に示す第2の入力端子184）を介して入力される。

【0037】表示アドレス回路118は、ラッチパルスLPに同期させて1ラインの読み出しアドレスを順次指定する。

【0038】図5は、ドライバ120を示すブロック図である。図5において、このドライバ120は、ラッチ回路121、カウンタ122、一致検出回路123、レベルシフタ124及びLCDドライバ125を有する。

【0039】ラッチ回路121は、表示アドレス回路118からのアドレスに従って読み出された1ライン分の表示データを、図4に示すラッチパルスLPに同期させてラッチする。

【0040】カウンタ122は、図4に示すように例えば4階調の階調値を決定する場合、リセット信号RESにてリセットされると共に信号RESを1発目のカウント値としてカウントし、以降2発目～4発目のカウント値として階調制御信号GCPをカウントする。

【0041】一致検出回路123は、前記ラッチ回路121からの1ライン分の各データ値と、前記カウンタ122からのカウント値とが一致したときに、一致検出回路123は極性反転信号FRの論理に基づいてその出力を“L”から“H”へ、あるいは“H”から“L”へと変化させる。

【0042】図4は、極性反転をライン毎に実施する場合であって、正極性駆動時と負極性駆動時での4階調分のセグメントデータSEG(00)～SEG(11)が示されている。なお、SEG(00)に基づいて駆動される画素の液晶に印加される電圧の実効値は最小となるため、ノーマリホワイトの駆動ではその画素は白に表示される。同様に、SEG(01)、SEG(10)にあっては中間調表示とされ、SEG(11)にあっては黒表示とされる。極性反転信号FRが“H”のときには、図4に示すように各階調値に応じて、リセットパルスRESまたは階調制御信号GCPの立ち下がりにて、一致検出回路123の出力である4種類の階調値SEG(00)～SEG(11)は“L”から“H”に変化している。逆に、極性反転信号FRが“L”のときには、図4に示すように、一致検出回路123の出力である4種類の階調値SEG(00)～SEG(11)は“H”から“L”に変化する。

【0043】レベルシフタ124は、一致検出回路123の出力レベルをシフトさせ、最終的にはLCDドライバ125により、表示用電源126からの供給電圧に基づき液晶駆動に必要な電圧がセグメント電極(X電極)に供給されることになる。

10

【0044】なお、図2に示すように、マスター側のXドライバIC10AからYドライバ12には、信号YCLK、YDATAが入力される。信号YSELは図4に示す一水平走査期間(選択期間)に同期する信号であり、信号YDATAは1ラインの先頭を示すデータである。また、図4に示すCOMn、COMn+1は、Yドライバ12を介して図2に示すn本目、n+1本目のコモン電極(Y電極)に供給される信号の波形を示している。

【0045】図11及び図12は、XドライバIC10Aまたは10BからX電極に供給される駆動波形SEGと、YドライバIC12からY電極に供給される駆動波形COMを示している。

【0046】図11は、パッシブ駆動型液晶装置での原理駆動に用いられるセグメント電極(X電極)駆動波形SEGと、コモン電極(Y電極)駆動波形COMとを示している。この駆動波形SEG、COMは中間電圧0Vを含む正負5値のレベルを有し、COM-SEGが液晶の両端に印加される電圧となる。

【0047】図12は、パッシブ駆動型液晶装置での他の駆動方法に用いられるセグメント電極(X電極)駆動波形SEGと、コモン電極(Y電極)駆動波形COMとを示している。この駆動波形SEG、COMは最小電圧0Vを含む正の6値のレベルを有する。

【0048】(表示制御信号の生成について) 上述した表示制御信号LP、RES、GCP、FRは、マスターであるXドライバIC10Aの表示制御信号生成部160のみで生成される。図6は、マスターであるXドライバIC10Aの一部を示している。

【0049】図6に示すように、表示制御信号生成部160は、M/S選択端子162とドットクロック入力端子164とに接続されたナンドゲート166を有する。ここで、XドライバIC10Aは、M/S選択端子162を外付けにより“H”固定とすることで、マスターICとして機能するように設定される。このため、発振装置163、ドットクロック入力端子164を介して入力されるドットクロックDCLKがナンドゲート166を通過して、信号ジェネレータ168に入力される。信号ジェネレータ168は、インターフェース回路100からのデータ(デューティのセット数、極性反転の数など)及びコマンド(ライトコマンド)と、ドットクロックDCLKとに基づいて、上述した表示制御信号LP、RES、GCP、FRを生成することができる。換言すれば、マスターとなるXドライバIC10Aでは、M/S選択端子162を“H”固定とすることで、表示制御信号生成部160がイネーブル状態に設定されたことと等価となる。

【0050】一方、図7に示すように、M/S選択端子162が“L”固定されたスレーブとなるXドライバIC10Bでは、ドットクロック入力端子164からのドットクロックがナンドゲート166を通過することとはな

50

(7)

11

い。よって、スレーブとなるXドライバIC10Bの表示制御信号生成部160では上述した表示制御信号LP, RES, GCP, FRが生成されない。換言すれば、スレーブとなるXドライバIC10Bでは、M/S選択端子162を“L”固定とすることで、表示制御信号生成部160がディスィネーブル状態に設定されたことと等価となる。

【0051】（表示制御信号の供給について）図6及び図7に示すように、図3に示す入出力端子180は、説明の便宜上、出力端子182と第2の入力端子184とを有するものとする。この入出力端子180の状態を切り換える入出力切換回路170は、図6及び図7に示すように、M/S選択端子162の論理によって駆動されるトランスマッションゲート172と、第2の入力端子184からの信号とM/S選択端子162からの信号との論理和をとるオアゲート173とを有する。

【0052】そして、マスターとなるXドライバIC10Aでは、M/S選択端子162を“H”固定とすることで、入出力切換回路170により出力端子182が出力可能状態となる一方で、第2の入力端子184からの入力に拘わらず、オアゲート173の出力は“H”固定となる。

【0053】これとは逆に、スレーブとなるXドライバIC10Bでは、M/S選択端子162を“L”固定とすることで、入出力切換回路170により、オアゲート173からは第2の入力端子184が入力論理がそのまま出力される（すなわち第2の入力端子184が入力可能状態となる）一方で、出力端子182はハイインピーダンス状態（出力不能状態）に設定される。

【0054】このように、本実施の形態では、マスターであるXドライバIC10Aが表示制御信号LP, RES, GCP, RFを生成し、それをそのままIC10A内部にて使用せずに、一旦出力端子182を介して外部に出力している。

【0055】そこで次に、外部に出力された表示制御信号LP, RES, GCP, RFを、XドライバIC10A, 10B内部に入力するための構成を、図6及び図7を参照して説明する。

【0056】本実施の形態では、図3に示す信号選択回路140を、図6及び図7に示すアンドゲート140にて構成している。このアンドゲート140は、第1、第2の入力端子130, 184を介して入力される表示制御信号の論理積をとるものである。

【0057】図6に示すように、M/S選択端子162によりマスターICとして設定されたXドライバIC10Aでは、第2の入力端子184から表示制御信号が入力されることはない。このときには、オアゲート173からアンドゲート140に入力される論理は“H”固定となる。従って、アンドゲート140からは、第1の入力端子130から入力された表示制御信号がそのまま信

12

号供給部150を介して、表示アドレス回路118, ドライバ120に供給される。

【0058】一方、図7に示すよう、M/S選択端子162によりスレーブICとして設定されたXドライバIC10Bでは、第2の入力端子184が入力可能状態である。従って、アンドゲート140には第1, 第2の入力端子130, 184から表示制御信号が供給され、その論理積がとられた後に、信号供給部150を介して、表示アドレス回路118, ドライバ120に供給される。

【0059】（従来技術にて画面内で濃淡差が生じる理由）従来技術である図10においては、マスターのXドライバIC610での表示制御信号の遅延は、内部配線の抵抗及び容量によって生ずる一方で、スレーブのXドライバIC620での表示制御信号の遅延は、内部配線に加えて外部配線640の抵抗及び容量によって生ずる。このため、明らかにスレーブ側のXドライバIC620にて使用される表示制御信号の遅延量の方が、マスター側のXドライバIC10Aと比較して大きい。

【0060】図8は、図10に示す従来技術の液晶装置において、それぞれ、各々のXドライバIC610, 620にて、一水平走査期間（選択期間）内に生じた階調制御信号GCPと、それにより得られる信号SEG(00)とを示している。

【0061】XドライバIC610では階調制御信号GCPAの遅延が少ないのに対して、XドライバIC620では階調制御信号GCPBの遅延量が多い。

【0062】XドライバIC610, 620にてそれぞれ生ずる信号SEGA(00), SEGB(00)の立ち上がりエッジは、それぞれ対応する階調制御信号GCPA, GCPBの立ち下がりタイミングt1, t2によって決定される。従って、信号SEGA(00)の立ち上がりのタイミングt1に比べて、信号SEGB(00)の立ち上がりのタイミングt2は遅れている。

【0063】ここで、一水平走査期間（選択期間）の長さは、YドライバIC630から例えばn本目のY電極に供給される信号COMnによって決定され、この信号COMnは両XドライバIC610, 620からの両信号SEGに共用される。従って、一水平走査期間（選択期間）の始期t0と終期t3は両信号SEGに共通である。

【0064】ここで、XドライバIC610にて生ずる信号SEGA(00)の階調値は、時間t1からt3に至る時間×電圧（ハッチングで示す面積S1）によって定まる実効値に基づき設定される。同様に、XドライバIC620にて生ずる信号SEGB(00)の階調値は、時間t2からt3に至る時間×電圧（ハッチングで示す面積S2）によって定まる実効値に基づき設定される。

【0065】ところが、明らかにS1≠S2となり、本

50

(8)

13

来同一の階調値でありながら、Xドライバ毎に階調値が異なってしまう。図10の従来技術にて述べた濃淡差は、上記のことに起因して生じている。

【0066】(第1の実施の形態にて画面内の濃淡差を低減できる理由)これに対して、本実施の形態にあっては、図10に示す従来技術にて述べた濃淡差を、視覚上ほとんど気にならない程度に低減できる。この理由を以下に説明する。

【0067】図2において、XドライバIC10Aの出力端子182から、XドライバIC10Aの第1の入力端子130まで、Xドライバ10Bの第1、第2の入力端子130、184までの配線長をそれぞれ、 L_1 、 L_2 、 L_3 とする。図2から明らかなように、 $L_1 = L_2 < L_3$ である。

【0068】この関係に基づき、XドライバIC10Aの第1の入力端子130、Xドライバ10Bの第1、第2の入力端子130、184にそれぞれ入力される階調制御信号を、図9に示す通りそれぞれGCPA、GCPB1、GCPB2とする。

【0069】上述した通り、画素の液晶に印加される電圧の実効値は、階調制御信号を、図9に示すとおりそれぞれGCPA、GCPB1、GCPB2の立ち下がりタイミングに依存している。よって、Xドライバ10Aにて用いられる階調制御信号GCPAの立ち下がりタイミングと同じ立ち下がりタイミングを有する階調制御信号GCPB1を用いればよいことが分かる。

【0070】そこで、本実施の形態では、図3に示す選択回路140として図6及び図7に示すようにアンドゲート140を用い、図9に示すように階調制御信号GCPB1、GCPB2の論理積をとることで、階調制御信号GCPB1の立ち下がりエッジを選択するようにしている。

【0071】これにより、XドライバIC10A、10Bにそれぞれ入力される表示制御信号の遅延量をほぼ等しくし、図1に示す左右の画面28A、28Bにて濃淡差をなくしている。

【0072】なお、図3に示す配線200の配線長 L_1 、 L_2 を等しくしあるいはその差を少なくする他に、配線200を区域毎に幅、材質などを変更して、配線遅延差を少なくしても良い。

【0073】また、第1、第2の入力端子130、184からそれぞれ入力される遅延差のある2種の表示制御信号の一方の論理の遷移状態を選択する信号選択回路140としては、必ずしもアンドゲートに限らない。例えば、図9に示す階調制御信号GCPB1、GCPB2の一方を選択するスイッチであってもよい。あるいは、図9にて階調制御信号GCPB2の立ち下がりエッジを選択するために、信号選択回路としてオアゲートを用いる場合も有り得る。あるいは、階調制御信号GCPなどの表示制御信号の立ち上がりエッジに同期させて動作させ

14

る場合もあり、必要とする論理の遷移状態を選択できるように信号選択回路を構成すればよい。

【0074】(第2の実施の形態)図13は、XドライバIC10A、10Bの配線200を、図2とは異ならせた本発明の第2の実施の形態を示している。この場合、配線200の各区域の長さは、 $L_2 < L_1 < L_3$ でかつ、 $L_3 - L_1 < L_1 - L_2$ となっている。従って、図13に示す配線例の場合には、階調制御信号GCPA、GCPB1、GCPB2は図14に示す通りとなる。

【0075】よって、Xドライバ10Aにて用いられる階調制御信号GCPAの立ち下がりタイミングに近い立ち下がりタイミングを有する階調制御信号GCPB2を用いればよいことが分かる。

【0076】そこで、図13、図14に示す場合には、図3に示す選択回路140としてオアゲートを用い、図14に示すように階調制御信号GCPB1、GCPB2の論理和をとることで、階調制御信号GCPB2の立ち下がりエッジを選択すればよい。

【0077】図15は、3個のXドライバ10A、10B、10Cを接続した例を示している。この場合、中央のXドライバ10Aをマスターとし、その両隣のXドライバ10B、10Cをスレーブとすることができる。この場合、Xドライバ10Bは第2の入力端子184からの表示制御信号(GCPB2を含む)を選択し、Xドライバ10Cは第1の入力端子130からの表示制御信号(GCPB1を含む)を選択した方が、各Xドライバ10A、10B、10Cにて用いられる例えば階調制御信号GCPの立ち下がりエッジの時間差は少なくなり、これにより画面内の濃淡差を低減できる。

【0078】この場合、Xドライバ10Bでは第1、第2の入力端子130、184からの遅延差のある表示制御信号の論理積をとるアンドゲートを、信号選択回路140として用いることができる。一方Xドライバ10Cでは、信号選択回路140としてオアゲートを用いればよい。なお、3つのXドライバIC10A、10B、10CのIC構成を共通にするには、信号選択回路140にアンドゲート及びオアゲートを設け、外付け配線によっていずれか一方のゲート自体またはゲート出力を選択できるように構成すればよい。

【0079】(第3の実施の形態)図17は、本発明の第3の実施の形態に係る液晶装置を示している。図17に示すように、マスター側のXドライバ400Aの入出力端子180(出力端子182)から出力される表示制御信号は、スレーブ側のXドライバ400Bの第1の入力端子130及び第2の入力端子184(入出力端子180)を介してXドライバIC400Bに入力される。

【0080】図18及び図19は、図17に示すXドライバIC400A、400Bの一部のブロック図を示しており、図6及び図7のブロックと同一機能を有するも

(9)

15

のについては同一符号を付し、その説明を省略する。

【0081】図18に示すXドライバIC400Aと図19に示すXドライバIC400Bとは共に同一の構成を有し、M/S選択端子162に入力される論理によって機能を異ならせている。

【0082】各ドライバIC400A、400Bが図6、図7と相違する点は、入出力切換回路410の内部構成が異なることと、内部遅延回路420を設けたことと、信号選択回路としてアンドゲート430及びオアゲート440を設けたことである。

【0083】入出力切換回路410は、出力端子182に接続されるトランスミッションゲート172を第1のトランスミッションゲートとしたとき、第2の入力端子184からの入力信号をM/S選択端子162からの入力論理を反転させるインバータ176からのH出力に基づいて入力可能状態とされる第2のトランスミッションゲート174を有する。入出力切換回路410はさらに、信号ジェネレータ168からの表示制御信号を、内部遅延回路420に inputsさせるバスを有し、そのバス途中に、M/S選択端子162からの“H”によってオンする第3のトランスミッションゲート178を有する。

【0084】従って、マスター側のXドライバIC400Aでは、信号ジェネレータ168からの表示制御信号は、出力端子182と内部遅延回路420とに入力される。これに対してスレーブ側のXドライバIC400Bでは図7と同様に、表示制御信号が第2の入力端子184を介して入力される。

【0085】内部遅延回路420は、図17にXドライバIC400Aの出力端子182からXドライバIC400Bの第1の入力端子130までに至る配線450での配線遅延量と同一もしくは近似する遅延量だけ、表示制御信号を遅延させるものである。従って、マスター側のXドライバIC400Aの信号供給部150には、内部遅延回路420にて遅延された表示制御信号(GCPAを含む)がオアゲート440を介して入力される。

【0086】一方、スレーブ側のXドライバIC400Bでは、第1の入力端子130を介して遅延量の少ない表示制御信号(GCPB1を含む)と、第2の入力端子184を介して遅延量の多い表示制御信号(GCPB2を含む)とが入力され、この実施の形態ではアンドゲート430により両者の論理積がとられる。よって、例えば階調制御信号GCPを例に挙げれば、遅延量の少ない階調制御信号GCPB1の立ち下がりエッジが選択される。この場合に内部遅延回路420の出力は“L”となるように第3のトランスミッションゲート178が制御されるので、アンドゲート430からの信号は、オアゲート440を介して信号供給部150に入力される。よって、XドライバIC400Aにて用いられる階調制御信号GCPAとほぼ同じ遅延量の信号を用いて表示制御することができる。このため、画面内での濃淡差の問題

16

を解消することができる。

【0087】なお、図18及び図19に示すアンドゲート430は、第1の実施の形態の信号選択回路140と同様に、選択すべき信号に応じてオアゲートまたはスイッチなどに変更することができる。

【0088】上述した本発明の第3の実施の形態では、内部遅延回路420での信号遅延量を可変とすることが好ましい。より好ましくは、その遅延量を画面上に画像を表示しながら、画面内の濃淡差を最小とできるように調整できるものがよい。

【0089】以上、本発明の実施の形態について説明したが、本発明は上述した各実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。

【0090】例えば、本発明を液晶装置に適用する場合にあって、各実施の形態に示すパッシブ駆動型液晶装置に限らず、アクティブ駆動型液晶装置であってもよい。一例として、アクティブ素子をTFDとした場合であって、階調表示する際に用いられるデータ信号(DATA)と走査信号(SCAN)とを、図20に示しておく。この他、本発明の電気光学装置は電気光学素子として液晶を用いるものに限らず、EL(エレクトロルミネッセンス)あるいはMMD(マイクロミラーデバイス)などにも同様に適用できる。

【0091】また、本発明は上述の電気光学装置にて階調表示するものに限らず、白、黒などの2値表示するものにも同様に適用できる。この場合の表示制御信号には階調制御信号GCPは含まれない。しかし、複数のXドライバICにて用いられる例えばラッチパルスLP間に遅延差がある場合にも、同様に画面内にて濃淡差が生じてしまうので、本発明を適用すればその濃淡差を解消することができる。

【0092】さらには、上述した各実施の形態のXドライバICは入出力端子180を有するものであったが、これを出力端子とすることもできる。この場合、スレーブIC10B、10C、400Gでは、第1の入力端子130からのみ表示制御信号が入力されることになる。ただし、入出力端子180を用いると、スレーブIC10B、10C、400Bでは第1、第2の入力端子から入力される遅延差のある表示制御信号の一方を選択できる自由度がある点で優れている。

【0093】また、本発明に係る電子機器としては、上述した携帯電話機に限らず、液晶装置などの電気光学装置を用いたパーソナルコンピュータ、モバイルコンピュータ、ワードプロセッサ、ページャ、テレビ、ビューファインダ型またはモニタ直視型の記録機器、電子手帳、電子卓上計算機、ゲーム機器、プロジェクタ、ナビゲーション装置、POS端末などの種々の電子機器に適用可能である。

【図面の簡単な説明】

(10)

17

【図1】本発明の第1の実施の形態に係る液晶装置の概略断面図である。

【図2】図1に示す液晶装置に用いられる2つのXドライバIC、一つのYドライバIC及び液晶表示部の接続関係を示す図である。

【図3】図2に示す2つのXドライバICに共通な構成を示すブロック図である。

【図4】図3に示すXドライバIC及びYドライバICにて生成される信号のタイミングチャートである。

【図5】図3に示すドライバのブロック図である。

【図6】図2に示すマスター側のXドライバICの部分ブロック図である。

【図7】図2に示すスレーブ側のXドライバICの部分ブロック図である。

【図8】階調制御信号の遅延とそれに起因した実効電圧のずれを説明するための波形図である。

【図9】画面内の濃淡差を低減するための動作を説明するための波形図である。

【図10】従来の液晶装置に用いられる2つのXドライバIC、一つのYドライバIC及び液晶表示部の接続関係を示す図である。

【図11】パッシブ駆動型液晶装置での原理駆動に用いられる駆動波形を示す図である。

【図12】パッシブ駆動型液晶装置に用いられる他の駆動波形を示す図である。

【図13】図2とは異なる配線例を示す図である。

【図14】図13に示す配線例の場合の画面内の濃淡差を低減するための動作を説明するための波形図である。

【図15】本発明の第2の実施の形態に係る液晶装置の説明図である。

【図16】図1に示す液晶装置が用いられる電子機器の一例である携帯電話機の概略斜視図である。

【図17】本発明の第2の実施の形態に係る液晶装置の説明図である。

【図18】図17に示すマスター側のXドライバICの部分ブロック図である。

【図19】図17に示すスレーブ側のXドライバICの部分ブロック図である。

【図20】TFDをスイッチング素子とするアクティブ駆動型液晶装置に用いられる駆動波形を示す図である。

【符号の説明】

10 液晶表示ドライバIC

10A マスター側のXドライバIC

10B スレーブ側のXドライバIC

12 YドライバIC

20 液晶モジュール

22, 24 ガラス基板

26 液晶

28 液晶表示部

30 印刷回路基板

18

40 弾性接続部材

100 インターフェース回路

102 端子

103 端子

110 RAM

112 I/Oバッファ

114 カラムアドレス回路

116 ローアドレス回路

118 表示アドレス回路

120 ドライバ

121 ラッチ回路

122 カウンタ

123 一致検出回路

124 レベルシフタ

125 LCDドライバ

126 表示用電源

130 第1の入力端子

140 信号選択回路(オアゲート)

150 信号供給部

160 表示制御信号生成部

162 M/S選択端子

163 発振装置

164 ドットクロック入力端子

166 ナンドゲート

168 信号ジェネレータ

170 入出力切換回路

172 トランスミッションゲート

173 オアゲート

174 トランスミッションゲート

176 インバータ

178 トランスミッションゲート

180 入出力端子

182 出力端子

184 第2の入力端子

200 配線

300 MPU

400A マスター側のXドライバIC

400B スレーブ側のXドライバIC

410 入出力切換回路

420 内部遅延回路

430 アンドゲート

440 オアゲート

500 携帯電話機

510 受話部

520 送話部

530 操作部

540 アンテナ

600 液晶表示部

600A 左半分の画面

600B 右半分の画面

10

20


30

40


50

(12)


【図3】



【図12】




【図14】




(13)

【図4】




【図5】




(14)


【図 7】




【図 10】




【图 8】



【図 13】




【図 20】




(15)


【図 15】




【図 16】



【图 17】




【図 18】



(16)

【図 19】



フロントページの続き

Fターム(参考)

2H093	NA10	NA16	NA42	NA80	NC13
	NC22	NC23	NC27	NC28	NC50
	ND05	ND06	ND09	ND34	ND37
	ND58	NE03			
5C006	AA15	BB14	BC20	BC23	FA22
	FA37				
5C080	AA10	BB06	DD05	EE29	FF12
	JJ02	JJ04	JJ06	KK47	
5G435	AA02	BB12	EE33	EE37	EE41
	EE45	GG21	HH12	LL07	

*** NOTICES ***

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.*** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] Two or more X electrodes prolonged along the 1st direction, and two or more Y electrodes prolonged in the 2nd direction which intersects this, The display which has the electro-optics component driven with said two or more X and Y electrode, It has X driver which drives said two or more X electrodes, and Y driver which drives said two or more Y electrodes. Said X driver It has at least one slave IC which drives other parts of the master IC which drives the part of said two or more X electrodes, and said two or more X electrodes. Said master IC Based on the signal from Outside MPU, it has the display-control signal generation section which generates a display-control signal. Said master IC and said at least one slave IC The electro-optic device characterized by having the input terminal which inputs said display-control signal outputted from said control signal generation section of said master IC through external wiring, respectively.

[Claim 2] In claim 1 each of said master IC and said at least one slave IC The memory for a display in which the indicative data from said outside MPU is written, and the display address circuit which specifies the display address of said indicative data which is read from said memory for a display and displayed on said display, The display-control signal which has the driver which supplies the data signal based on said indicative data read from said memory for a display to said X electrode, and was inputted through said input terminal is an electro-optic device characterized by supplying said display address circuit and said driver.

[Claim 3] It is the electro-optic device which it is indicated by gradation based on said master IC and the Pulse-Density-Modulation signal from said at least one slave IC, and is characterized by said display-control signal generated in said display-control signal generation section including the gradation control signal for generating said Pulse-Density-Modulation signal by said display in claims 1 or 2.

[Claim 4] Two or more X electrodes prolonged along the 1st direction, and two or more Y electrodes prolonged in the 2nd direction which intersects this, The display which has the electro-optics component driven with said two or more X and Y electrode, It has X driver which drives said two or more X electrodes, and Y driver which drives said two or more Y electrodes. Said X driver It has at least one slave IC which drives other parts of the master IC which drives the part of said two or more X electrodes, and said two or more X electrodes. Said master IC The display-control signal generation section which generates a display-control signal based on the signal from Outside MPU, It has the internal delay circuit which delays said display-control signal, and the output terminal which outputs said display-control signal before going via said delay circuit. Said at least one slave IC The electro-optic device characterized by having the input terminal which inputs said display-control signal outputted from said output terminal of said master IC through external wiring.

[Claim 5] The electro-optic device characterized by making adjustable the amount of signal delay in said internal delay circuit in claim 4.

[Claim 6] Electronic equipment characterized by having an electro-optic device according to claim 1 to 5.

[Claim 7] In the display drive IC which supplies a data signal to two or more electrodes, and carries out the display drive of the electro-optics component The interface circuitry into which the address data,

indicative data, and command from Outside MPU are inputted, The address circuit which generates an address signal based on the address data from said interface circuitry, The memory for a display in which the indicative data from said interface circuitry is written according to the address signal from said address circuit, The display-control signal generation section which generates a display-control signal based on the signal from said interface circuitry, The display address circuit which generates the display address of said data which are read from said memory for a display and displayed on said display based on said display-control signal, The driver which supplies said data signal to said two or more electrodes based on said data read from said memory for a display, and said display-control signal inputted from said output terminal or said input terminal, The selection terminal with which one side of a master and a slave is chosen, and the output terminal which outputs said display-control signal from said display-control signal generation section, When it has the input terminal into which said display-control signal is inputted from the exterior and set as a master with said selection terminal The display drive IC characterized by changing said display-control signal generation section into a disabled condition when said display-control signal is outputted from said output terminal and it is set as a slave with said selection terminal, while said display-control signal generation section is made into enabling state.

[Claim 8] The condition of it being replaced with and prepared in said output terminal in claim 7, and outputting said display-control signal from said display-control signal generation section, An input/output terminal switchable in the condition that said display-control signal is inputted from the exterior, The signal selection circuitry which chooses the transition state of one logic of said display-control signal inputted from said input/output terminal and said input terminal, The display drive IC characterized by inputting said display-control signal from said input/output terminal when said display-control signal is outputted from said input/output terminal when it has in a pan and is set as a master with said selection terminal, and it is set as a slave with said selection terminal.

[Claim 9] In the display drive IC which supplies a data signal to two or more electrodes; and carries out the display drive of the electro-optics component The interface circuitry into which the address data, indicative data, and command from Outside MPU are inputted, The address circuit which generates an address signal based on the address data from said interface circuitry, The memory for a display in which the indicative data from said interface circuitry is written according to the address signal from said address circuit, The display-control signal generation section which generates a display-control signal based on the signal from said interface circuitry, The display address circuit which generates the display address of said data which are read from said memory for a display and displayed on said display based on said display-control signal, The driver which supplies said data signal to said two or more electrodes based on said data read from said memory for a display, and said display-control signal inputted from said input/output terminal or said input terminal, The selection terminal with which one side of a master and a slave is chosen, and the output terminal which outputs said display-control signal from said display-control signal generation section, The internal delay circuit which delays said display-control signal from said display-control signal circuit, The signal selection circuitry which chooses the transition state of one logic of said display-control signal from [from the outside] the input terminal into which said display-control signal is inputted, and said internal delay circuit and said input terminal, When it **** and is set as a master with said selection terminal While said display-control signal with which said display-control signal generation section was made into enabling state, and was generated in said display-control signal generation section is outputted through said output terminal The display drive IC characterized by changing said display-control signal generation section into a disabled condition when it is inputted into said internal delay circuit and set as a slave with said selection terminal.

[Claim 10] The condition of replacing with said output terminal and outputting said display-control signal from said display-control signal generation section in claim 9, A switchable input/output terminal is prepared in the condition that said display-control signal is inputted from the exterior. Said signal selection circuitry It is what chooses the transition state of one logic of said display-control signal

inputted from said input/output terminal, said internal delay circuit, and said input terminal. The display drive IC characterized by inputting said display-control signal from said input/output terminal when said display-control signal is outputted from said input/output terminal when set as a master with said selection terminal, and it is set as a slave with said selection terminal.

[Claim 11] It is the display drive IC characterized by said signal selection circuitry containing an AND circuit in claim 8 thru/or either of 10.

[Claim 12] It is the display drive IC characterized by said selection circuitry including an OR circuit in claim 8 thru/or either of 11.

[Translation done.]

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the display drive IC at the electronic equipment list using the electro-optic device and it which used electro-optics components, such as liquid crystal.

[0002]

[Background of the Invention] For example, in the liquid crystal display, the gradation display including the binary display of white, black, etc. or a halftone display is performed.

[0003] Here, using a liquid crystal device as an electro-optics component, a data signal is supplied to passive or two or more train electrodes (X electrode) which choose as a longitudinal direction one of the line electrode (Y electrode) prolonged by two or more, and it prolongs in a lengthwise direction in carrying out an active drive at coincidence, and liquid crystal is driven by line sequential.

[0004] especially -- recent years -- quantity -- thin -- in order to offer the **** display screen, it is in the inclination for the number of X electrodes to increase.

[0005] In this case, it becomes difficult to drive all the X electrodes by one drive IC. A number of numbers which broke the maximum size (for example, about 20-30mm) which can manufacture IC chip by the permission terminal pitch (it is about 50 micrometers in the case of COG) are because it becomes the maximum of the number of external terminals.

[0006] Grouping of the liquid crystal display section 600 which has 2-N X electrode is carried out to two in the 1st direction, and he forms two X driver ICs 610,620 which drive X electrode of N book, and is trying to drive X electrode for every group there, as shown in drawing 10 .

[0007] Here, both the X driver ICs 610,620 supply a data signal to X electrode of N book based on the command and data from MPU (microprocessor unit) which are not illustrated, respectively. However, about the display-control signal, it is generating within IC. If it generates only by one X driver IC 610, it is sufficient for this display-control signal, and it calls a slave the X driver IC 620 as which this X driver IC 610 is inputted into the display-control signal from a master, a call, and the X driver IC 610 through

wiring 640.

[0008] Moreover, a display-control signal required for the Y driver 630 is also supplied from the X driver IC 610 by the side of a master through wiring 650.

[0009]

[Problem(s) to be Solved by the Invention] According to the conventional technique shown in drawing 10, the difference might arise to the shade of screen 600A of the left half as for which a display drive is carried out by the X driver IC 610 among the liquid crystal display sections 600, and screen 600B of the right half as for which a display drive is carried out by the X driver IC 620. That is, in the drive of a normally white, screen 600B of a right half was whitish (thin display) compared with screen 600A of a left half.

[0010] Then, even if the purpose of this invention supplies a data signal to an electrode, using a driver IC two or more, it is to provide with IC for a display drive the electronic equipment list using the electro-optic device and it which can reduce the shade difference produced in a screen.

[0011]

[Means for Solving the Problem] Two or more X electrodes with which the electro-optic device which takes like 1 voice as for this invention is prolonged along the 1st direction, The display which has the electro-optics component driven with two or more Y electrodes prolonged in the 2nd direction which intersects this, and said two or more X and Y electrode, It has X driver which drives said two or more X electrodes, and Y driver which drives said two or more Y electrodes. Said X driver It has at least one slave IC which drives other parts of the master IC which drives the part of said two or more X electrodes, and said two or more X electrodes. Said master IC Based on the signal from Outside MPU, it has the display-control signal generation section which generates a display-control signal. Said master IC and said at least one slave IC It is characterized by having the input terminal which inputs said display-control signal outputted from said control signal generation section of said master IC through external wiring, respectively.

[0012] The shade difference in the screen in the conventional technique mentioned above originates in the amount of delay of a display-control signal being greatly different with Master IC and Slave IC. It is because a display-control signal is inputted through external wiring with Slave IC in Master IC, using the display-control signal generated inside as it is. By difference of the amount of delay of this display-control signal, the difference arose on the electrical potential difference impressed to the electrode of each display of screen 600A of a left half, and screen 600B of a right half shown in drawing 10, and the shade difference has arisen.

[0013] According to this invention, Master IC and at least one slave IC have inputted the display-control signal supplied from Master IC through external wiring. For this reason, if the difference of the amount of signal delay in this external wiring is wired few, the shade difference in a screen can be reduced.

[0014] In this invention, each of said master IC and said at least one slave IC The memory for a display in which the indicative data from said outside MPU is written, and the display address circuit which specifies the display address of said indicative data which is read from said memory for a display and displayed on said display, As for the display-control signal which has the driver which supplies the data signal based on said indicative data read from said memory for a display to said X electrode, and was inputted through said input terminal, it is desirable that said display address circuit and said driver are supplied.

[0015] Although the timing in the timing which reads an indicative data from display memory, and the data signal generated in a driver will be dependent on both the timing of a display-control signal if it carries out like this, in this invention, this timing difference can be lessened between a master and a driver IC.

[0016] This invention is effective especially when being indicated by gradation in a display based on said master IC and the Pulse-Density-Modulation signal from said at least one slave IC. In this case, said display-control signal generated in said display-control signal generation section will include the

gradation control signal for generating said Pulse-Density-Modulation signal. The shade difference in a screen can be reduced by lessening the timing difference of this gradation control signal between a master and a driver IC.

[0017] Other modes of this invention delay the display-control signal generated by Master IC in an internal delay circuit, on the other hand, with Slave IC, are using the display-control signal delayed by external wiring, and lessen the differential delay between a master and the display-control signal used with Slave IC. Carrying out like this can also reduce the shade difference in a screen.

[0018] If it can carry out adjustable [of the amount of delay in an internal delay circuit] at this time, it can adjust to the amount of signal delay depending on external wiring to Slave IC collectively.

[0019] The mode of further others of this invention defines the electronic equipment using the electro-optic device concerning invention mentioned above.

[0020] The mode of further others of this invention defines the display drive IC used for X driver of the electro-optic device mentioned above.

[0021]

[Embodiment of the Invention] Hereafter, the gestalt of operation of this invention is explained with reference to a drawing.

[0022] (Gestalt of the 1st operation) Drawing 1 - drawing 7 show the liquid crystal equipment concerning the gestalt of operation of the 1st of this invention.

[0023] (The whole liquid crystal equipment outline) Drawing 1 is the outline sectional view of the liquid crystal equipment as a display unit of a cellular phone. As shown in drawing 1 , this liquid crystal equipment consists of elastic connection members (zebra rubber) 40 which formed by turns the insulating section, the connector, for example, the current carrying part, to which the liquid crystal module 20 with which the liquid crystal display driver IC 10 was carried, the printed circuit board 30 in which MPU300 was carried, and the liquid crystal module 20 and a printed circuit board 30 are connected electrically. In the direction which goes to a front face, the laminating of a current carrying part and the insulating section is carried out to the Nagate ** by turns, and the elastic connection member 40 consists of rear faces of drawing 1 . By making a pressure act equally at the longitudinal direction of this elastic connection member 40, the terminals of the liquid crystal module 20 and a printed circuit board 30 are connected electrically.

[0024] The liquid crystal module 20 has two glass substrates 22 and the liquid crystal display section 28 constituted by closing among 24 the liquid crystal 26 which is an electro-optics component, and the liquid crystal display driver IC 10 is carried in one substrate 24 as COG (Chip On Grass).

[0025] It is formed in the direction in which the gestalt of this 1st operation applies this invention to passive drive mold liquid crystal equipment, for example, two or more segment electrodes (X electrode) and two or more common electrodes (Y electrode) intersect the opposed face of glass substrates 22 and 24 mutually here (refer to drawing 2). And image display is possible in the liquid crystal display section 28 by controlling the permeability of the pixel of each intersection of X and Y electrode by the electrical potential difference by which X and Y electrode are impressed.

[0026] Here, this invention is not necessarily applicable not only like passive drive mold liquid crystal equipment but the active drive mold liquid crystal equipment which used 3 terminal components, such as one terminal pair network components, such as MIM (metal-insulating-layer-metal) or TFD (thin-film diode), and TFT (thin film transistor), as an active component.

[0027] This liquid crystal module 20 is arranged so that the liquid crystal display section 28 may be exposed to a portable telephone 500, as shown in drawing 16 . A portable telephone 500 has the others and receiver section 510, the transmission section 520, a control unit 530, and antenna 540 grade.

[section / 28 / liquid crystal display] And MPU300 sends out command data or an indicative data to the liquid crystal module 20 based on the information received with the antenna 540, or the information by which the actuation input was carried out by the control unit 530.

[0028] (Configuration of a liquid crystal display driver IC) Drawing 2 shows the relation between the

liquid crystal display section 28 and the liquid crystal display driver IC 10. As a liquid crystal driver IC 10, two X driver ICs 10A and 10B and one Y driver IC 12 are formed.

[0029] Although two X driver ICs 10A and 10B are ICs same from the first, with wiring with the exterior, X driver IC 10A functions as a master IC, and X driver IC 10B functions as a slave IC.

[0030] Here, X driver IC 10A drives X electrode in screen 28A in the left half of [which is shown in drawing 2] the liquid crystal display section 28, and X driver IC 10B drives X electrode in screen 28B of a right half. A command, data, etc. from MPU300 are inputted into both two X driver ICs 10A and 10B.

[0031] X driver IC 10A which is a master outputs the display-control signal generated in the display-control signal generation section (it mentions later for details) to the external wiring 200 through an output terminal 182. And as for X driver IC 10B whose X driver IC 10A which is a master is a slave through the 1st input terminal 130, a display-control signal is inputted through the 1st and 2nd input terminal 130,184, respectively. Moreover, X driver IC 10A which is a master also turns the display-control signal for the Y driver 12 to the Y driver IC 12, and outputs it.

[0032] (Detailed explanation of X driver IC) Drawing 3 shows the configuration common to the X driver ICs 10A and 10B. In drawing 3, the X driver ICs 10A and 10B have the following configurations.

[0033] Through a terminal 102,103, the command (a light and a lead command are included) and data (an indicative data and address data are included) from MPU300 are serial or parallel to an interface circuitry 100, and are inputted into it. This interface circuitry 100 can contain a command decoder, a register, etc.

[0034] The memory 110 for a display, for example, RAM, has at least the number of pixels in screen 28A shown in drawing 2, or 28B, and the corresponding memory device. The indicative data inputted through an interface circuitry 100 and I/O buffer 112 from MPU300 is written in RAM110 according to the address from the column address circuit 114 and the row address circuit 116 based on the light command from MPU300. Moreover, the indicative data written in RAM110 can also be read to the MPU300 side, and an indicative data is read from RAM110 according to the address from the column address circuit 114 and the row address circuit 116 based on the lead command from MPU300.

[0035] In order to carry out a display drive based on the indicative data written in RAM110, based on the address signal of the one-line assignment from the display address circuit 118, the indicative data in RAM110 is read by one line, and is supplied to a driver 120.

[0036] In operating by the display address circuit 118 and the driver 120, the display-control signal mentioned above is needed. As this display-control signal, as shown in drawing 4, the latch pulse LP, reset-signal RES, the gradation control signal GCP, the polarity-reversals signal FR, etc. can be mentioned. These display-control signals are generated in the display-control signal generation section 160 of X driver 10A as they are mentioned later, and as shown in drawing 2, once it is outputted outside through an input/output terminal 180 (output terminal 182 shown in drawing 6), they are inputted into X driver IC 10A through wiring 200 and the 1st input terminal 130 which are shown in drawing 2. On the other hand, in X driver IC 10B used as a slave, it is inputted through wiring 200, the 1st input terminal 130, and an input/output terminal 180 (the 2nd input terminal 184 shown in drawing 7).

[0037] The display address circuit 118 is synchronized with the latch pulse LP, and carries out sequential assignment of the read-out address of one line.

[0038] Drawing 5 is the block diagram showing a driver 120. In drawing 5, this driver 120 has a latch circuit 121, a counter 122, the coincidence detector 123, a level shifter 124, and the LCD driver 125.

[0039] The indicative data for one line read according to the address from the display address circuit 118 is synchronized with the latch pulse LP shown in drawing 4, and a latch circuit 121 latches it.

[0040] When determining the gradation value of 4 gradation as shown in drawing 4 for example, a counter 122 counts Signal RES as counted value of the 1st shot while it is reset in reset-signal RES, and counts the gradation control signal GCP as counted value of - of 2nd shot the 4th shot henceforth.

[0041] When each data value for one line from said latch circuit 121 and the counted value of the

coincidence detector 123 from said counter 122 correspond, the coincidence detector 123 changes the output to "H" from "L", or "L" from "H" based on the logic of the polarity-reversals signal FR.

[0042] Drawing 4 is the case where polarity reversals are carried out for every Rhine, and segment data SEG(00) -SEG(11) for 4 gradation in the time of a straight polarity drive and a negative polarity drive is shown. In addition, since the actual value of the electrical potential difference impressed to the liquid crystal of the pixel driven based on SEG (00) serves as min, in the drive of a normally white, the pixel is displayed on white. Similarly, if it is in SEG (01) and SEG (10), it considers as a halftone display, and if it is in SEG (11), it considers as a black display. four kinds of gradation values SEG (00) which are the outputs of the coincidence detector 123 in falling of a reset pulse RES or the gradation control signal GCP according to each gradation value as shown in drawing 4 when the polarity-reversals signal FR is "H" - SEG (11) is changing from "L" to "H". on the contrary, four kinds of gradation values SEG (00) which are the outputs of the coincidence detector 123 as shown in drawing 4 when the polarity-reversals signal FR is "L" - (SEG (11) changes from "H" to "L".)

[0043] A level shifter 124 will shift the output level of the coincidence detector 123, and, finally an electrical potential difference required for a liquid crystal drive will be supplied to a segment electrode (X electrode) by the LCD driver 125 based on the supply voltage from the power source 126 for a display.

[0044] In addition, as shown in drawing 2 , Signals YCLK and YDATA are inputted into the Y driver 12 from X driver IC 10A by the side of a master. Signal YSCL is a signal which synchronizes with the 1 horizontal-scanning period (selection period) shown in drawing 4 , and Signal YDATA is data in which the head of one line is shown. Moreover, COMn shown in drawing 4 and COMn+1 show the wave of the signal supplied to the common electrode (Y electrode) of n Motome who shows drawing 2 through the Y driver 12, and n+1 Motome.

[0045] the drive wave by which drawing 11 and drawing 12 are supplied to X electrode from the X driver ICs 10A or 10B -- the drive wave COM supplied to Y electrode from the Y driver IC 12 is indicated to be SEG.

[0046] the segment electrode (X electrode) drive wave by which drawing 11 is used for a principle drive with passive drive mold liquid crystal equipment -- the common electrode (Y electrode) drive wave COM is indicated to be SEG. this drive wave -- SEG and COM have the level of positive/negative 5 value containing intermediate voltage 0V, and serve as an electrical potential difference on which COM-SEG is impressed to the both ends of liquid crystal.

[0047] the segment electrode (X electrode) drive wave by which drawing 12 is used for other drive approaches in passive drive mold liquid crystal equipment -- the common electrode (Y electrode) drive wave COM is indicated to be SEG. this drive wave -- SEG and COM have the level of six forward values containing minimum electrical-potential-difference 0V.

[0048] (generation of a display-control signal) The display-control signals LP, RES, GCP, and FR mentioned above are generated only in the display-control signal generation section 160 of X driver IC 10A which is a master. Drawing 6 shows a part of X driver IC 10A which is a master.

[0049] As shown in drawing 6 , the display-control signal generation section 160 has NAND gate 166 connected to the M/S selection terminal 162 and the dot clock input terminal 164. Here, by considering the M/S selection terminal 162 as "H" immobilization by external, X driver IC 10A is set up so that it may function as a master IC. For this reason, the dot clock DCLK inputted through oscillation equipment 163 and the dot clock input terminal 164 passes through NAND gate 166, and is inputted into the signal generator 168. The signal generator 168 can generate the data (number of sets of duty, the number of polarity reversals, etc.) from an interface circuitry 100 and a command (light command), and the display-control signals LP, RES, GCP, and FR mentioned above based on the dot clock DCLK. If it puts in another way, at X driver IC 10A used as a master, it will become that the display-control signal generation section 160 was set as enabling state, and equivalence by considering the M/S selection terminal 162 as "H" immobilization.

[0050] on the other hand, it is shown in drawing 7 -- as -- the M/S selection terminal 162 -- "L" -- in X driver IC 10B used as the fixed slave, the dot clock from the dock clock input terminal 164 does not pass through NAND gate 166. Therefore, in the display-control signal generation section 160 of X driver IC 10B used as a slave, the display-control signals LP, RES, GCP, and FR mentioned above are not generated. If it puts in another way, at X driver IC 10B used as a slave, it will become that the display-control signal generation section 160 was set as the disenabled condition, and equivalence by considering the M/S selection terminal 162 as "L" immobilization.

[0051] (supply of a display-control signal) As shown in drawing 6 and drawing 7, the input/output terminal 180 shown in drawing 3 is taken as the thing of explanation which has an output terminal 182 and the 2nd input terminal 184 for convenience. The input/output-switching circuit 170 which switches the condition of this input/output terminal 180 has the transmission gate 172 driven by the logic of the M/S selection terminal 162, and OR gate 173 which takes the OR of the signal from the 2nd input terminal 184, and the signal from the M/S selection terminal 162, as shown in drawing 6 and drawing 7.

[0052] And in X driver IC 10A used as a master, while an output terminal 182 is output possible by the input/output-switching circuit 170 by considering the M/S selection terminal 162 as "H" immobilization, the output of OR gate 173 serves as "H" immobilization irrespective of the input from the 2nd input terminal 184.

[0053] Contrary to this, by X driver IC 10B used as a slave, it is considering the M/S selection terminal 162 as "L" immobilization, and an output terminal 182 is set [to which input logic is being steadily outputted as it is for the 2nd input terminal 184 by the input/output-switching circuit 170 from OR gate 173 (namely, the 2nd input terminal 184 will be in the condition which can be inputted)] as a hi-z state (output disabling).

[0054] Thus, with the gestalt of this operation, X driver IC 10A which is a master generates the display-control signals LP, RES, GCP, and RF, and is once outputting outside through an output terminal 182, without using it inside IC10A as it is.

[0055] The configuration for inputting into the interior of X driver IC 10A and 10B the display-control signals LP, RES, GCP, and RF which are there, next were outputted outside is explained with reference to drawing 6 and drawing 7.

[0056] The gestalt of this operation constitutes the signal selection circuitry 140 shown in drawing 3 from AND gate 140 shown in drawing 6 and drawing 7. This AND gate 140 takes the AND of the display-control signal inputted through the 1st and 2nd input terminal 130,184.

[0057] As shown in drawing 6, in X driver IC 10A set up as a master IC with the M/S selection terminal 162, a display-control signal is not inputted from the 2nd input terminal 184. At this time, the logic inputted into AND gate 140 serves as "H" immobilization from OR gate 173. Therefore, from AND gate 140, the display-control signal inputted from the 1st input terminal 130 is supplied to the display address circuit 118 and a driver 120 through the signal feed zone 150 as it is.

[0058] On the other hand, as shown in drawing 7, in X driver IC 10B set up as a slave IC with the M/S selection terminal 162, the 2nd input terminal 184 is in the condition which can be inputted. Therefore, after a display-control signal is supplied to AND gate 140 from the 1st and 2nd input terminal 130,184 and the AND is taken, the display address circuit 118 and a driver 120 are supplied through the signal feed zone 150.

[0059] (Reason which a shade difference produces in a screen with the conventional technique) In drawing 10 which is the conventional technique, while producing delay of the display-control signal in the X driver IC 610 of a master with resistance and capacity of internal wiring, in addition to internal wiring, delay of the display-control signal in the X driver IC 620 of a slave is produced with resistance and capacity of the external wiring 640. For this reason, the amount of delay of the display-control signal clearly used by the X driver IC 620 of a slave side is larger as compared with X driver IC 10A by the side of a master.

[0060] Drawing 8 shows the gradation control signal GCP produced within the 1 horizontal-scanning

period (selection period) in each X driver IC 610,620, and the signal SEG (00) acquired by that cause in the liquid crystal equipment of the conventional technique shown in drawing 10 , respectively.

[0061] In the X driver IC 620, the amount of delay of the gradation control signal GCPB is large to a thing with little delay of the gradation control signal GCPA in the X driver IC 610.

[0062] The rising edge of the signals SEGA (00) and SEGB (00) produced in the X driver IC 610,620, respectively is determined by the falling timing t1 and t2 of the gradation control signals GCPA and GCPB which correspond, respectively. Therefore, compared with the timing t1 of the standup of Signal SEGA (00), the timing t2 of the standup of Signal SEGB (00) is behind.

[0063] Here, the die length of a 1 horizontal-scanning period (selection period) is determined by the signal COMn supplied to for example, n Motome's Y electrode from the Y driver IC 630, and this signal COMn is shared from both the X driver IC 610,620 to both the signals SEG. Therefore, the ** term t0 of a 1 horizontal-scanning period (selection period) and the telophase of t3 are common to both the signals SEG.

[0064] Here, the gradation value of the signal SEGA (00) produced in the X driver IC 610 is set up based on the actual value which becomes settled with the time amount x electrical potential difference (area S1 shown by hatching) from time amount t1 to t3. Similarly, the gradation value of the signal SEGB (00) produced in the X driver IC 620 is set up based on the actual value which becomes settled with the time amount x electrical potential difference (area S2 shown by hatching) from time amount t2 to t3.

[0065] However, it is clearly set to $S1 \neq S2$, and originally, though it is the same gradation value, gradation values will differ for every X driver. The shade difference stated with the conventional technique of drawing 10 originated in the above-mentioned thing, and is produced.

[0066] (Reason for the ability to reduce the shade difference in a screen with the gestalt of the 1st operation) On the other hand, if it is in the gestalt of this operation, the shade difference stated with the conventional technique shown in drawing 10 can be reduced to extent hardly worried on vision. This reason is explained below.

[0067] In drawing 2 , the output terminal 182 of X driver IC 10A to the 1st input terminal 130 of X driver IC 10A sets the wire length to the 1st and 2nd input terminal 130,184 of X driver 10B to L1, L2, and L3, respectively. It is $L1=L2<L3$ so that clearly from drawing 2 .

[0068] It carries out to GCPA, and GCPB1 and GCPB2, respectively as the gradation control signal inputted into the 1st input terminal 130 of X driver IC 10A and the 1st and 2nd input terminal 130,184 of X driver 10B, respectively is shown in drawing 9 based on this relation.

[0069] It depends for it on GCPA and the falling timing of GCPB1 and GCPB2, respectively as the actual value of the electrical potential difference impressed to the liquid crystal of a pixel shows a gradation control signal to drawing 9 , as mentioned above. Therefore, it turns out that what is necessary is just to use the gradation control signal GCPB1 which has the same falling timing as the falling timing of the gradation control signal GCPA used in X driver 10A.

[0070] Then, he is trying to choose the falling edge of the gradation control signal GCPB1 with the gestalt of this operation, using AND gate 140 by taking the AND of the gradation control signals GCPB1 and GCPB2, as shown in drawing 9 , as shown in drawing 6 and drawing 7 as a selection circuitry 140 shown in drawing 3 .

[0071] The amount of delay of the display-control signal inputted into the X driver ICs 10A and 10B, respectively was made almost equal by this, and the shade difference is abolished on Screens 28A and 28B on either side shown in drawing 1 .

[0072] In addition, make equal the wire lengths L1 and L2 of the wiring 200 shown in drawing 3 , the difference is lessened, and also wiring 200 may be changed for width of face, the quality of the material, etc. for every area, and a wiring differential delay may be lessened.

[0073] Moreover, as a signal selection circuitry 140 which chooses from the 1st and 2nd input terminal 130,184 the transition state of one logic of two sorts of display-control signals with the differential delay inputted, respectively, it does not necessarily restrict to an AND gate. For example, you may be the

switch which chooses one side of the gradation control signals GCPB1 and GCPB2 shown in drawing 9 . Or in order to choose the falling edge of the gradation control signal GCPB2 by drawing 9 R> 9, it is possible also when using an OR gate as a signal selection circuitry. Or what is necessary is to make it synchronize with the rising edge of display-control signals, such as the gradation control signal GCP, and just to constitute a signal selection circuitry so that it may be made to operate and the transition state of the logic to need can be chosen.

[0074] (Gestalt of the 2nd operation) Drawing 13 shows the gestalt of operation of the 2nd of this invention with which drawing 2 changed the wiring 200 of the X driver ICs 10A and 10B. In this case, the die length of each area of wiring 200 is $L2 < L1 < L3$, and has become $L3 - L1 < L1 - L2$. Therefore, in the case of the example of wiring shown in drawing 13 , they become as the gradation control signal GCPA, and GCPB1 and GCPB2 are shown in drawing 14 .

[0075] Therefore, it turns out that what is necessary is just to use the gradation control signal GCPB2 which has the falling timing near the falling timing of the gradation control signal GCPA used in X driver 10A.

[0076] Then, what is necessary is just to choose the falling edge of the gradation control signal GCPB2 by taking the OR of the gradation control signals GCPB1 and GCPB2, using an OR gate as a selection circuitry 140 shown in drawing 3 , as shown in drawing 1414 , when shown in drawing 13 and drawing 14 .

[0077] Drawing 15 shows the example which connected three X drivers 10A, 10B, and 10C. In this case, central X driver 10A can be considered as a master, and the X drivers 10B and 10C of those neighbors can be made into a slave. In this case, the direction of time difference of the falling edge of for example, the gradation control signal GCP used by X drivers 10A, 10B, and 10C each where X driver 10B chose the display-control signal (GCPB2 is included) from the 2nd input terminal 184, and X driver 10C chose the display-control signal (GCPB1 is included) from the 1st input terminal 130 decreases, and, thereby, can reduce the shade difference in a screen.

[0078] In this case, in X driver 10B, the AND gate which takes the AND of a display-control signal with the differential delay from the 1st and 2nd input terminal 130,184 can be used as a signal selection circuitry 140. What is necessary is just to use an OR gate as a signal selection circuitry 140 by X driver 10C on the other hand. In addition, what is necessary is to prepare an AND gate and an OR gate in the signal selection circuitry 140, and just to constitute so that one of the gates itself or gate outputs can be chosen with external wiring in order to carry out IC configuration of three X driver ICs 10A, 10B, and 10C in common.

[0079] (Gestalt of the 3rd operation) Drawing 17 shows the liquid crystal equipment concerning the gestalt of operation of the 3rd of this invention. As shown in drawing 17 , the display-control signal outputted from the input/output terminal 180 (output terminal 182) of X driver 400A by the side of a master is inputted into X driver IC 400B through the 1st input terminal 130 and 2nd input terminal 184 (input/output terminal 180) of X driver 400B of a slave side.

[0080] Drawing 18 and drawing 19 show some block diagrams of the X driver ICs 400A and 400B shown in drawing 17 , attach the same sign about what has the same function as the block of drawing 6 and drawing 7 , and omit the explanation.

[0081] X driver IC 400B shown in X driver IC 400A shown in drawing 18 and drawing 1919 both has the same configuration, and is changing the function by the logic inputted into the M/S selection terminal 162.

[0082] The points that each driver ICs 400A and 400B are different from drawing 6 R> 6 and drawing 7 are the internal configurations of the input/output-switching circuit 410 differing, having formed the internal delay circuit 420, and having formed AND gate 430 and OR gate 440 as a signal selection circuitry.

[0083] The input/output-switching circuit 410 has the 2nd transmission gate 174 made into the condition which can be inputted based on H output from the inverter 176 which reverses the input logic from the M/S selection terminal 162 in the input signal from the 2nd input terminal 184, when the

transmission gate 172 connected to an output terminal 182 is made into the 1st transmission gate. The input/output-switching circuit 410 has further the pass on which the display-control signal from the signal generator 168 is made to input into the internal delay circuit 420, and has the 3rd transmission gate 178 turned on by "H" from the M/S selection terminal 162 in the middle of the pass.

[0084] Therefore, in X driver IC 400A by the side of a master, the display-control signal from the signal generator 168 is inputted into an output terminal 182 and the internal delay circuit 420. On the other hand, in X driver IC 400B of a slave side, a display-control signal is inputted through the 2nd input terminal 184 like drawing 7.

[0085] Only the amount of delay to approximate is that the internal delay circuit 420 is the same as that of the amount of wiring delay in the wiring 450 from the output terminal 182 of X driver IC 400A to [the 1st input terminal 130 of X driver IC 400B] drawing 17, or the thing which delays a display-control signal. Therefore, the display-control signal (GCPA is included) delayed in the internal delay circuit 420 is inputted into the signal feed zone 150 of X driver IC 400A by the side of a master through OR gate 440.

[0086] On the other hand, in X driver IC 400B of a slave side, a display-control signal with many amounts of delay (GCPB2 is included) is inputted as a display-control signal with few amounts of delay (GCPB1 is included) through the 2nd input terminal 184 through the 1st input terminal 130, and both AND is taken by AND gate 430 with the gestalt of this operation. Therefore, if the gradation control signal GCP is mentioned as an example, for example, the falling edge of the gradation control signal GCPB1 with few amounts of delay will be chosen. In this case, since the 3rd transmission gate 178 is controlled so that the output of the internal delay circuit 420 is set to "L", the signal from AND gate 430 is inputted into the signal feed zone 150 through OR gate 440. Therefore, a display control can be carried out using the signal of the almost same amount of delay as the gradation control signal GCPA used in X driver IC 400A. For this reason, the problem of the shade difference in a screen is solvable.

[0087] In addition, AND gate 430 shown in drawing 18 and drawing 19 can be changed into an OR gate or a switch like the signal selection circuitry 140 of the gestalt of the 1st operation according to the signal which should be chosen.

[0088] It is desirable to make adjustable the amount of signal delay in the internal delay circuit 420 with the gestalt of operation of the 3rd of this invention mentioned above. What can be adjusted so that the shade difference in a screen may be made with min is good more preferably, displaying an image for the amount of delay on a screen.

[0089] As mentioned above, although the gestalt of operation of this invention was explained, this invention is not limited to the gestalt of each operation mentioned above, and deformation implementation various by within the limits of the summary of this invention is possible for it.

[0090] For example, you may be not only the passive drive mold liquid crystal equipment that exists when applying this invention to liquid crystal equipment, and is shown in the gestalt of each operation but active drive mold liquid crystal equipment. As an example, it is the case where an active component is set to TFD, and the data signal (DATA) and scan signal (SCAN) which are used in case it indicates by gradation are shown in drawing 20. In addition, the electro-optic device of this invention is applicable not only like a thing but EL (electroluminescence) or MMD (micro mirror device) etc. which uses liquid crystal as an electro-optics component.

[0091] Moreover, this invention is applicable with an above-mentioned electro-optic device not only like what indicates by gradation but things which indicate by binary, such as white and black. The gradation control signal GCP is not included in the display-control signal in this case. However, since a shade difference arises in a screen similarly when [that a differential delay is, for example between the latch pulses LP] used in two or more X driver ICs, if this invention is applied, the shade difference is cancelable.

[0092] Furthermore, although X driver IC of the gestalt of each operation mentioned above had the input/output terminal 180, it can also make this an output terminal. In this case, in Slave 10B, 10C, and

ICs 400G, a display-control signal will be inputted only from the 1st input terminal 130. However, if an input/output terminal 180 is used, with Slave 10B, 10C, and ICs 400B, it excels in the point with the degree of freedom which can choose one side of a display-control signal with the differential delay inputted from the 1st and 2nd input terminal.

[0093] Moreover, as electronic equipment concerning this invention, it is applicable to various electronic equipment, such as the record device of the personal computer using electro-optic devices, such as not only the portable telephone mentioned above but liquid crystal equipment, a mobile computer, a word processor, a pager, television, a viewfinder mold, or a monitor direct viewing type, an electronic notebook, an electronic calculator, a game device, a projector, navigation equipment, and a POS terminal.

[Translation done.]

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the outline sectional view of the liquid crystal equipment concerning the gestalt of operation of the 1st of this invention.

[Drawing 2] It is drawing showing the connection relation between two X driver ICs used for the liquid crystal equipment shown in drawing 1 , one Y driver IC, and the liquid crystal display section.

[Drawing 3] It is the block diagram showing a configuration common to two X driver ICs shown in drawing 2 .

[Drawing 4] It is the timing chart of the signal generated in X driver IC and Y driver IC which are shown in drawing 3 .

[Drawing 5] It is the block diagram of a driver shown in drawing 3 .

[Drawing 6] It is the partial block diagram of X driver IC by the side of the master shown in drawing 2 .

[Drawing 7] It is the partial block diagram of X driver IC of a slave side shown in drawing 2 .

[Drawing 8] It is a wave form chart for explaining delay of a gradation control signal, and a gap of the effective voltage resulting from it.

[Drawing 9] It is a wave form chart for explaining the actuation for reducing the shade difference in a screen.

[Drawing 10] It is drawing showing the connection relation between two X driver ICs used for conventional liquid crystal equipment, one Y driver IC, and the liquid crystal display section.

[Drawing 11] It is drawing showing the drive wave used for a principle drive with passive drive mold liquid crystal equipment.

[Drawing 12] It is drawing showing other drive waves used for passive drive mold liquid crystal equipment.

[Drawing 13] Drawing 2 is drawing showing a different example of wiring.

[Drawing 14] It is a wave form chart for explaining the actuation for reducing the shade difference in the

screen in the case of the example of wiring shown in drawing 13 .

[Drawing 15] It is the explanatory view of the liquid crystal equipment concerning the gestalt of operation of the 2nd of this invention.

[Drawing 16] It is the outline perspective view of the portable telephone which is an example of the electronic equipment by which the liquid crystal equipment shown in drawing 1 is used.

[Drawing 17] It is the explanatory view of the liquid crystal equipment concerning the gestalt of operation of the 2nd of this invention.

[Drawing 18] It is the partial block diagram of X driver IC by the side of the master shown in drawing 17 .

[Drawing 19] It is the partial block diagram of X driver IC of a slave side shown in drawing 17 .

[Drawing 20] It is drawing showing the drive wave used for the active drive mold liquid crystal equipment which uses TFD as a switching element.

[Description of Notations]

10 Liquid Crystal Display Driver IC

10A X driver IC by the side of a master

10B X driver IC of a slave side

12 Y Driver IC

20 Liquid Crystal Module

22 24 Glass substrate

26 Liquid Crystal

28 Liquid Crystal Display Section

30 Printed Circuit Board

40 Elastic Connection Member

100 Interface Circuitry

102 Terminal

103 Terminal

110 RAM

112 I/O Buffer

114 Column Address Circuit

116 Row Address Circuit

118 Display Address Circuit

120 Driver

121 Latch Circuit

122 Counter

123 Coincidence Detector

124 Level Shifter

125 LCD Driver

126 Power Source for Display

130 1st Input Terminal

140 Signal Selection Circuitry (OR Gate)

150 Signal Feed Zone

160 Display-Control Signal Generation Section

162 M/S Selection Terminal

163 Oscillation Equipment

164 Dot Clock Input Terminal

166 NAND Gate

168 Signal Generator

170 Input/output-Switching Circuit

172 Transmission Gate

173 OR Gate

174 Transmission Gate
176 Inverter
178 Transmission Gate
180 Input/output Terminal
182 Output Terminal
184 2nd Input Terminal
200 Wiring
300 MPU
400A X driver IC by the side of a master
400B X driver IC of a slave side
410 Input/output-Switching Circuit
420 Internal Delay Circuit
430 AND Gate
440 OR Gate
500 Portable Telephone
510 Receiver Section
520 Transmission Section
530 Control Unit
540 Antenna
600 Liquid Crystal Display Section
600A The screen of a left half
600B The screen of a right half
610 X Driver IC by the side of Master
620 X Driver IC of Slave Side
630 Y Driver IC
640,650 Wiring

[Translation done.]